如何使用去耦电容PCB布局来减少谐波失真？实际案例，一文搞定

大家好，我是百芯EMA，可以叫我老百姓（老百芯）[笑哭]

之后我会在这里和大家分享DFM可制造性分析、PCB设计、DFM工具，电路设计等相关的知识，请大家多多指教。

今天给大家分享的是：这篇文章主要分享的是如何使用去耦电容放置来减少谐波失真。

如果没有适当的去耦，我们就无法从高速运算放大器中提取最大线性度性能。此外还会简单地讨论一下重新布置去耦电容会影响高速放大级的失真性能。

一、不良的去耦电容会增加失真

PCB的电流和接地导体确实存在一些电感，如果试图直接通过电源和接地导体提供设备的高频电流，这种电感可能会导致问题。

如果，电感2端出现的电压降与电流变化率成正比，因此在更高的频率下，电源和接地导体上会出现相对较大的电压降，就无法为IC提供恒定的电源电压。对于与高速运算放大器，电源电压变化取决于信号，因此线性性能将显著降低。

为了解决这个问题，我们将去耦电容放置在靠近运算放大器电源引脚的位置。作为电荷源，去耦电容提供高频电流并显著减少电源电压的变化。下图显示了驱动100Ω负载的AD9631运算放大器输出端的频率成分。

具有适当去耦（左）和没有去耦（右）的AD9631运算方法的频谱输出。

如上图所示，通过适当的去耦，失真分量会大大减少。

二、使电容接地端子原理运算放大器输入

PCB布局时优化高速PCB失真性能的关键因素，考虑下面的布局示例，了解SOIC封装中使用运算放大器的非反相放大级。

我们假设PCB有一个专用接地层，绿色圆圈表示的过孔将走线或者焊盘连接到该接地层。

负轨旁路电容位置不同的2个电路图

如上图，除了负轨旁路电容（C）的放置外，这2种布局完全相同。左侧的布局将C旁路2的接地侧靠近运算放大器输入，而右侧的布局使该端子靠近负载并远离运算放大器输入，上图B的布局可以实现更好的失真性能。

三、仔细注意电流返回路径

要理解为什么图2（b)中的布局表现出较低的失真，请考虑当施加到负载的信号具有负极性时流经接地层的返回电流。即C旁路2正在提供负载电流。

当输出信号极性为负时，从负载汲取的电流流经顶层走线和运算放大器电路，如下图中的蓝色箭头所示。

蓝色显示电流

从上图，高频返回电流直接在信号走线下方流动，以最大限度地减少环路面积，因此，图3（a）中布局的返回电流应该遵循类似于红线所示的路径。

值得注意的是，虽然大部分返回电流直接流过信号走线下方，但是仍然可以在接地平面上略微散开，如下图所示。

高频返回电流的分布

因此，对于下图（a）中的布局，返回电流会扰乱运算放大器输入端的电压，耦合到运算放大器输入的误差信号将与信号相关。

因此会导致运算放大器输出失真，由于与信号线管的误差电压仅出现在输出电压的一种极性（负极性）期间，主要会增加二次谐波失真。

在下图（b）中，返回电流在地平面上会选择什么路径？

同样，信号走线正下方的路径（蓝色箭头下方）将提供尽可能低的电感。但是，在这种情况下，旁路电容的接地端非常靠近负载的接地端。因此，与电感最小的路径相比，a图中红色箭头所示的路径可以提供非常小的电阻。事实上，返回电流将流过红色箭头所示的路径可以提供非常小的电阻。事实上，返回电流会选择阻抗最小的路径（路径电感和电阻都应考虑）

为了确定返回电流的准确分布，就需要用到模拟工具，我们可以推断出一部分返回电流将流过红色箭头周围，相对较小的电流将流过蓝色箭头下方。由于信号走线下方流动的电流相对较小，可以预期在电路的敏感节点下方（运算放大器输入周围）有一个更“安静的”接地。

使旁路电容的接地端远离运算放大器输入端是减少谐波失真的有效技术，不同芯片制造商的不同技术文件中通常都会推荐这么布局。

四、如果负载远离运算放大器输出怎么办？

下面在看一个示例，其中负载位于距离运算放大器输出一定距离的位置，如下图所示。

示例运算放大器电路，但负载远离运算放大器输出

同样，我们应该使旁路电容的接地端远离运算放大器输入端。电容应放置在靠近运算放大器电源引脚的位置，其接地端子应靠近运算放大器输出。

返回电流相当一部分应该遵循上面讨论的低电阻路径，导致下图中红线所示的返回电流路径。

适当的去耦才能从高速运算放大器中提取最大的线性度性能。此外，旁路电容的接地侧应放置在靠近运算放大器输出远离其输入的位置，以便我们可以在电路的敏感节点（运算放大器输入周围）下一个更好的接地。

很赞哦!（124）