存储器最新发展路线图

日前，知名机构Techinsighs发布了一个关于存储器未来路线图的白皮书。他们在其中指出，三星、美光和SKHynix等主要DRAM厂商已经将DRAM单元缩小到低于15nm的设计规则(D/R)生产。而现在他们一直在开发n+1和n+2代，即所谓的D1b（或1β）和D1c（或1γ）。

这意味着，无论是否采用EUV光刻机用于DRAM单元图案化，DRAM单元D/R可能能够进一步缩小到12纳米以下或更高。

众所周知，由于工艺完整性、成本、单元泄漏、电容、刷新管理和传感裕度方面的挑战，单元缩放正在放缓。从先进的DRAM单元设计中可以看到一些创新技术，例如高k介电材料、柱状（或准柱状或单面）电容器工艺、凹槽通道S/A晶体管和HKMG采用。

此外，3DDRAM、高带宽内存(HBM3)、图形DRAM(GDDR6X/7)和嵌入式DRAM（10nm、7nm及以上）技术将延长DRAM的使用寿命和应用。

而主要的NAND制造商正在竞相增加垂直3DNAND门的数量，并推出了1yyL3DNAND设备。例如，三星V7V-NAND、铠侠和西部数据公司(WDC)BiCS6、美光第2代CTFCuA和SK海力士第2和第3代4DPUCNAND。

除了存储密度之外，3DNAND原型还用于超低延迟的三星Z-SSD、铠侠XL-FLASH等NAND应用（归类为存储类内存）。3DNAND位密度已达到10.8Gb/mm2（SKHynix176L512GbTLC）和12.8Gb/mm2（Intel144L3-deckQLC）。同时，YMTC128LXtackingTLC和QLC产品已经发布。

英特尔则扩展了XPoint内存应用，不仅适用于传统SSD，还适用于DCPMM持久内存。IntelOptaneTMP5800XSSD产品采用第二代XPoint内存技术，具有四栈PCM/OTS单元结构。Everspin第3代独立256MbSTT-MRAM(pMTJ)和1GbSTT-MRAM，三星和索尼的新28nmeSTTMRAM(pMTJ)，具有40nm节点的AvalancheeSTTMRAM(pMTJ)，DialogSemiconductor（旧AdestoTechnologies）第2代CBRAM，而富士通45nmReRAM130nmFeRAM产品已于2020年和2021年上市。

下面，我们来看一下Techinsights对存储器未来的发展分析。

DRAM技术，趋势和挑战

图1显示了来自三星,美光,SK海力士，Nanya,PSMC,andCXMT厂商的DRAM路线图。三星、美光和SK海力士三大厂商已经展示了适用于DDR4、DDR5和LPDDR5应用的具有15nm和14nm级单元设计规则(D/R)的D1z和D1a产品。三星已在D1xDDR4试用车(TV)产品和D1zLPDDR量产产品中采用EUV光刻技术，而美光和SK海力士则为D1z代保留了基于ArF-i的双图案化技术(DPT)工艺。到2030年，将生产出D1d（或1δ）、D0a（或0α）和D0b（或0β）等设计进一步缩小的几代DRAM。另一家来自中国的DRAM制造商长鑫存储也加入了竞争，今年正在开发D1y代。

图1.由TechInsights提供的DRAM路线图，显示2020年至2022年市场上商业化的D1z和D1aDRAM产品。到2030年，将生产出D1d（或1δ）、D0a（或0α）和D0b（或0β）等几代产品。

图2.DRAM设备的技术/应用路线图显示6F21T+1C单元设计扩展到更多下一代DRAM，尽管DRAM厂商一直在开发4F2单元结构，例如1TDRAM或无电容器DRAM原型。

到目前为止，已经有了8F2和6F2DRAM单元设计，其中单元包括1T（晶体管）和1C（电容器）。这种1T+1C单元设计将用于未来几代DRAM的DRAM单元设计。然而，由于工艺和布局的限制，DRAM厂商一直在开发4F2单元结构，例如1TDRAM或无电容器DRAM原型，作为扩展DRAM技术的下一个候选者之一（图2）。具有B-RCAT结构的大块鳍（或鞍鳍）用于单元存取晶体管，然而，掩埋字线栅极材料已经从单钨层变为多晶硅/钨双功函数层，以有效控制栅极泄漏。在这种情况下，具有较低功函数的多晶硅上栅极提高了GIDL电场(30%)，增大了扩散电阻。此外，美光使用纯TiN栅极进行D1z和D1α代单元集成。虽然圆柱型结构是DRAM单元电容器集成的主流，但SK海力士（D1y和D1z）和三星（D1z）采用了准柱状电容器（或单面柱状电容器）结构，其中单元电容器仅外表面呈圆柱状，这导致单元电容比上一代更小。几年后，DDR5、GDDR7、LPDDR6和HBM3产品将在市场上普及。

对于10nm级及以上的DRAM单元设计，应在其中加入更多创新的工艺、材料和电路技术，包括更高NAEUV、4F2、1TDRAM、柱状电容器、超薄high-k电容器介质和低-kILD/IMD材料（图3）。

图3.从30nm级到10nm级的DRAM单元设计和技术趋势。需要更多创新技术来满足单元电容、尺寸缩小和提升速度的要求。

图4显示了主要厂商的DRAM设计规则(D/R)趋势。如果他们保持6F2DRAM单元设计以及1T+1C结构，2027年或2028年10nmD/R将是DRAM的最后一个节点。DRAM单元微缩将面临若干挑战，例如3DDRAM、减少rowhammer（电路）、低功耗设计、刷新降低和管理刷新时间、低延迟、新功函数材料、HKMG晶体管和片上ECC。最受欢迎的功能将是“速度”和“感应裕量（sensingmargin）”。三星用于DDR5和GDDR6的HKMG外围晶体管技术就是增加BL感应裕量和速度的一个例子。

图4.DRAMD/R趋势显示6F2单元设计的局限性。2027年或2028年，10nmD/R将是6F2DRAM的最后一个节点。

3DNAND技术、趋势和挑战

主要的NAND芯片制造商正在竞相增加垂直3DNAND门的数量。他们已经推出了最新的1yyL3DNAND设备。三星176L（V7）、铠侠/西部数据162L（BiCS6）、美光176L（2ndCTF）、SK海力士176L（V7）用于1yyL产品，2021年和2022年长江存储128LXtackingTLC和QLC产品已经上市（图5）。MXIC还宣布了他们的第一个48L3DNAND原型，将于2022年底或2023年初量产。

图5.TechInsights的3DNAND路线图显示了2021年和2022年上市的112L/128L和162L/176L产品。用于SCM或fast-NAND应用的Z-NAND、XL-FLASH和XPoint已添加到路线图中。

目前已经采用了一些创新的技术和设计，例如三层结构、CuA/COP/PUC技术和具有H-bonding的Xtacking裸片。此外，具有3DNAND单元架构和多平面芯片设计的三星Z-NAND和铠侠XL-FLASH等低延迟（高速）NAND产品已成功商业化。对于500层以上的NAND产品，我们不仅要考虑多堆栈或裸片堆栈集成，还要考虑3D封装解决方案。

自2018年以来，全球大多数智能手机都使用3DNAND存储组件而非2DNAND芯片。迄今为止，已经提出并生产了七种不同的3DNAND原型：三星的V-NAND、铠侠（旧东芝存储器）和西部数据的BiCS、英特尔/美光的FGCuA、美光的CTFCuA（128L~）、P–SK海力士的BiCS(~72/76L)、SK海力士的4DPUC(96L~)和长江存储的Xtacking（图6和图7）。

图6.七种不同的3DNAND原型已被提出并成功生产：V-NAND、BiCS、FGCuA、CTFCuA、P-BiCS、4DPUC和Xtacking。

图7.五个具有代表性的SEM图像，显示了每个3DNAND单元阵列架构的概念。CuA、PUC和Xtacking原型在NAND单元阵列下具有CMOS外围电路。

三星V-NAND(TCAT)3DNAND产品专门应用了高达128L(V6)的单VC蚀刻工艺，而所有其他3DNAND产品均采用多层（例如Intel144L为三层）串集成（stringintegration）。它们都使用20nm或19nmBL半间距，这意味着基于ArF-i和DPT的光刻是3DNAND的主要图案化技术。

具有更高可靠性和低温/高温操作的特定应用仍然需要2DNAND晶圆和SLC/MLC操作，而不是TLC或QLC芯片。例如：MCU、医疗、机器人、电视/玩具、游戏控制器、可穿戴设备、安全摄像头、智能音箱、IoT、AI、ML、打印机、机顶盒和航空航天都需要2DNAND产品。现在，3DNAND产品在数据中心、云、服务器、SSD、PC、移动和智能手机中非常流行。

随着堆叠栅极数量的增加，垂直NAND串的高度也会增加。例如，新发明的176L产品显示距sourceplate12µm的高度（图8）。QLC芯片的位成本持续下降，位密度增加到15Gb/mm2。每个NAND串的门总数也增加到200个或更多。

图8.3D垂直NAND串高度的比较。新发明的176L产品距sourceplate的高度为12µm。

英特尔144层NAND串第一次在源和位线之间由三层（上层、中层、下层，每层48L）组成，并为TLC和QLC器件保留了FGCuA结构。每个deck都可以分配给QLC或SLC块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

我们还不能预测未来3DNAND技术的所有详细挑战，但其中一些挑战是HAR、层应力控制、晶圆翘曲、工艺均匀性、严格控制ALD/ALE、吞吐量、板对板错位、良率控制、缺陷、NAND串电流、解码器TR可靠性、PGM/ERS速度、保留、电子迁移、泄漏和干扰、3D封装解决方案等。PLC3DNAND产品可能会在几年内推出。

新兴内存技术、趋势和挑战

图9.TechInsights的新兴内存路线图，包括STT-MRAM、PCRAM/XPoint、ReRAM/CBRAM、FeRAM和嵌入式DRAM/FLASH内存。

几十年来，我们一直将MRAM（或STT-MRAM）、PCRAM、ReRAM和FeRAM设备和技术视为新兴内存原型。但是，它们将是一种用于嵌入式应用的非易失性存储设备，而不是分立的新兴存储设备。未来的新兴存储器设备，如SOTMRAM、FTJ、单极或双极丝状OxRAM、CBRAM、大分子存储器、莫特存储器或DNA存储可能被称为新兴存储器。在这里，我们仍然将MRAM、XPoint、ReRAM(CBRAM)和FeRAM视为新兴存储设备。他们正在扩展应用领域，例如CPU/APU高速缓存(STT-MRAM)、AI和内存计算(PCRAM)、模拟IC(ReRAM、忆阻器)、外部开关(FeRAM)和高密度SCM(XPointMemory)。

在新兴存储器件中，STT-MRAM技术已被主要厂商/开发商积极研究和开发，例如EverspinTechnologies、GlobalFoundries、AvalancheTechnologies、索尼、美光、IMEC、CEA-LETI、应用材料、三星、富士通、IBM、台积电和自旋转移技术(STT)。英特尔、美光和SK海力士正专注于具有PCM/OTS单元结构的XPoint内存。美光于2021年退出XPoint内存（图9）。

迄今为止，我们已经从市场上找到了Everspin第三代独立256MbSTT-MRAM(pMTJ)和1GbSTT-MRAM、三星和索尼的28nmeSTTMRAM(pMTJ)、具有40nm节点的AvalancheeSTTMRAM(pMTJ)和DialogSemiconductor（旧AdestoTechnologies）第二代ReRAM(CBRAM)产品。台积电宣布了2nmeMRAM-F产品路线图，以取代用于数据/代码存储和配置存储器应用的eFLASH。

迄今为止，AmbiqApolloBlueMCU的所有代均使用台积电制造的芯片。所有ApolloBlueMCU系列均获台积电支持，提供eFLASH或eMRAM芯片。Apollo1至Apollo3具有2DNOReFLASHESF3单元，分栅嵌入式SuperFlash。它们由EG（擦除门）、CG（控制门）、FG（浮动门）和WLSG（选择门）四个门组成。另一方面，Apollo4在M3和M4之间有一个简单的eSTT-MRAM单元结构。与Apollo3相比，外围栅极和eMemory栅间距有所减小；外围栅极由170nm降至120nm，eMRAM阵列由230nm降至110nm。Ambiq由台积电制造的22ULL工艺的低功耗Apollo4MCU可与GreenWave的AI处理器采用的GlobalFoundries的eMRAM22nmFDSOI相媲美。台积电eMRAM技术正在应用于16nmFinFET平台。Everspin、三星和台积电使用HKMG栅极工艺，仅Avalanche除外。三星在采用SOI晶圆的FDS工艺方面是独一无二的。AvalancheMRAM栅极具有带有L形隔离物的旧多晶硅栅极，而所有其他公司都使用高k栅极氧化物，例如SiON上的HfO。特别是Everspin在NMOS高k栅极电介质中采用了La。Everspin和三星为MRAM栅极结构应用了先栅极HKMG工艺，而台积电采用了后栅极HKMG工艺。

Everspin在市场上发布了四种不同的MRAM产品，包括Toggle-modeMRAM（第1代，Chandlerfab.）和STTMRAM（第2~4代，GFfab.）。在STT-MRAM产品中，第2代STT-MRAM器件采用基于MgO的面内MTJ结构，而第3代和第4代STT-MRAM器件采用垂直MTJ(pMTJ)技术。AvalanchepMTJSTT-MRAM单元设计和结构显示40nmp-MTJ层，单元尺寸为0.032µm2，MRAM层位于M1源极线下方，位于Contact-1和Contact-2之间。例如，三星与索尼共同展示了用于华为GT2智能手表GPS控制器的28nmpMTJ8Mb嵌入式STT-MRAM结构。它们是基于MgOMTJ的器件。

富士通8MbReRAM器件是迄今为止世界上密度最大的独立量产ReRAM产品。富士通采用了新的45nmCMOS工艺，与之前的180nm4MbReRAM产品相比，芯片尺寸更小，存储密度更高。

英特尔和美光的第一代XPoint内存芯片具有128Gb(16GB)芯片密度和两层的PCM/OTS结构。它已用于许多英特尔SSD产品，例如Optane、800P、900P、DCP4800X、H10/H20和DCPMM。对于存储元件，已经提出和开发了许多候选者，例如相变材料、电阻氧化物单元、导电桥单元和MRAM单元。其中，第一代XPoint存储器采用了硫属相变材料，GST（Ge-Sb-Te）合金层。

一种用于BL和WL光刻/蚀刻工艺的20nm双图案技术(DPT)，实际上是2F2单元被设计出。近日，英特尔发布了第二代XPoint内存，例如市面上的傲腾DCP5800XSSD产品。

4层PCM/OTS层结构，实际上是1F2，集成在M4层上，形成WL/BL/WL/BL/WL多层。器件中双向阈值开关选择器(OTS)与PCM层共同集成，该器件具有与之前的一代XPoint相同的元素（图10）。

图10.PCM/XPoint历史显示2L第一代和4L第二代英特尔的XPoint内存产品。

新兴的内存设备可以取代eFLASH或SCM，因为它们具有高性能（高速、耐用和记忆力）和能源效率。然而，最重要的挑战之一将是降低比特成本，或者换句话说，如何增加阵列单元密度。到目前为止，没有一个独立的STT-MRAM裸片（256Mb或1Gb）和XPoint裸片（128Gb或256Gb）可与3DNAND裸片（QLCNAND裸片为1Tb或1.33Tb）相媲美。此外，大多数新兴存储器件使用一种或多种新材料，例如HfO、HZO、GST基硫族化合物和Ir/Ta基金属电极，这在包括图案形成/蚀刻、沉积和退火优化在内的工艺集成中造成了一些困难。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

很赞哦!（147）